QKC20190816：讀書會_早期壽命失效分析

hlperng

品質學會品質知識社群 (QKC) 讀書會
專題：早期壽命 (EL) 失效分析
時間：2019 年 08 月 16日(星期五) 16:00 - 18:00
地點：台北市羅斯福路二段 75 號 9 樓 (時代大樓品質學會九樓會議室)
引導：彭鴻霖 會友

hlperng

產品失效隨時間的變化，大致可分為早夭期 (infant mortality period)、有用期 (useful period)、和磨耗期 (wear-out period) 三個階段，以失效率 (failure rate) 對時間 (time) 曲線表示，就像浴缸形狀，一般稱之為浴缸曲線 (bathtub curve)。

第一個階段早夭期又稱為早期壽命 (early life) 、除錯期 (de-bugging region)、或燒入期 (burn-in period)。此階段失效事件多、但隨時間增加而遞減，大致是因為用料不當、工藝不良等產生的次標準零件、人為誤差、製造過程管制不當、品管不足、和除錯不全等所造成的。

早期壽命失效率 (Early Life Failure Rate, ELFR) 的量測工作一般是產品鑑定階段進行，特別是半導體，也有的是當作產品可靠度持續監控作業的一部分。早期壽命試驗量測產品出廠後數個月的現場可靠度性能，甚至於涉及產品保固承諾、影響商譽。因此，建立可以在顧客實際使用的條件下，精確地推測早期壽命失效率的方法，是非常重要的工作。

早期壽命階段失效率為遞減失效率 (decreasing failure rate)，描述此階段的失效行為有三種模式：(1) 假設失效發生時間為指數分布 (exponential distribution)，(2) 假設此階段的失效發生時間為韋伯分布 (Weibull distribution)，(3) 假設失效構因分別來自製造和設計兩個因素，製造因素造成的失效率隨時間成指數函數遞減、設計因素的失效則是常數失效率，此一數學模型稱為隨機不良品指數模型 (chance defective exponential, CDE)。

(1) 指數分布早期壽命
假設指數分布主要理由：數學簡單、常用易懂，顯然早期壽命階段的失效率（平均）應該是高於有用期，早夭期和有用期分別為兩個等常數失效率的階段，好像階梯一樣。有用期階段的失效率為λ₀，是產品設計與驗證的可靠度目標。早期階段的失效率為 λ_EL，一般稱為早期壽命失效率，λ_EL > λ₀。





(2) 韋伯分布早期壽命
假設韋伯分布則認定失效率有明顯的隨時間變化（遞減）趨勢，因此形狀參數應該是小於 1，亦即 β < 1。






(3) 隨機不良品指數早期壽命
隨機不良品指數模型 (chance defective exponential, CDE) 在可靠度成長應用稱為 IBM 模型 (IBM model)，假設在任何一時間點的設備失效有兩種形式：

• 非隨機失效，因為設計、製造與工藝缺點（或瑕疵）所造成，假設失效率函數為 h(t) = D λ_m exp(-λ_m t)，其中 D 為與產品出廠時可能存在的不良品數有關的常數；λ_m 為因為製造產生的失效率，為一常數值，隨著時間增加呈指數函數遞減。
• 隨機失效，失效率為常數，h(t) = λ₀。
  

早期壽命階段主要指標為良率，相對應的負面指標為不良率，一般以PPM、DPM、DPPM 表示。ppm (PPM) 泛指百萬之一，DPM = Defect Per Million，百萬（檢驗點）的缺點數，DPPM = Defective Parts Per Million，百萬 (物件) 中的不良品數。

IEC/TS 62686-1:2015 4.8.5 節「出貨品質」(outgoing quality) 規定，元件原始製造者 (original component manufacturer, OCM) 必須量測均勻製造過程的 (outgoing quality, AOQ)，以百萬分之缺點數 (DPM) 為單位，估算不良率時，每一裝置的任何功能、電性、目視、或機械規格要求，觀測結果的所有不符合都要納入缺點數的計算。


表觀活化能 (apparent activation energy)，E_aa，

參考資料：

• JEDEC JESD-74A:2007 (reaffirmed 2014), Early Life Failure Rate Calculation Procedure for Semiconductor Components
• JEDEC JESD-659, Failure-Mechanism-Driven Reliability Monitoring
• JEDEC JESD-47, Stress-Test-Driven Qualification of Integrated Circuits
• JEDEC JESD-85, Methods for Calculating Failure Rate in Units of FIT
• JEDEC JESD-91, Method for Developing Acceleration Models for Electronic Component Failure Mechanisms